EDA技术
当前位置:
首页
>
学历类
>
大学试题
>
工学类
>
电子与通信技术
> EDA技术
搜索
[名词解释]FPGA
[单项选择]IP核在EDA技术和开发中具有十分重要的地位提供用VHDL等硬件描述语言描述的功能块,但不涉及实现该功能块的具体电路的IP核为()。
A. 软IP
B. 固IP
C. 硬IP
D. 全对
[单项选择]综合是EDA设计流程的关键步骤,在下面对综合的描述中,()是错误的。
A. 综合就是把抽象设计层次中的一种表示转化成另一种表示的过程。
B. 综合就是将电路的高级语言转化成低级的,可与FPGA/CPLD的基本结构相映射的网表文件。
C. 为实现系统的速度、面积、性能的要求,需要对综合加以约束,称为综合约束。
D. 综合可理解为,将软件描述与给定的硬件结构用电路网表文件表示的映射过程,并且这种映射关系是唯一的(即综合结果是唯一的)。
[单项选择]状态机编码方式中,其中()占用触发器较多,但其简单的编码方式可减少状态译码组合逻辑资源,且易于控制非法状态。
A. 一位热码编码
B. 顺序编码
C. 状态位直接输出型编码
D. 格雷码编码
[简答题]用VHDL/VeilogHDL语言开发可编程逻辑电路的完整流程。
[简答题]硬件描述语言的突出优点是什么?
[名词解释]ASIC
[填空题]MAX+PLUS的文本文件类型是().()。
[简答题]WHEN_ELSE条件信号赋值语句和IF_ELSE顺序语句的异同?
[单项选择]在EDA工具中,能完成在目标系统器件上布局布线软件称为()。
A. 仿真器
B. 综合器
C. 适配器
D. 下载器
[单项选择]电子系统设计优化,主要考虑提高资源利用率减少功耗(即面积优化),以及提高运行速度(即速度优化)下列方法中()不属于面积优化。
A. 流水线设计
B. 资源共享
C. 逻辑优化
D. 串行化
[名词解释]IP
[单项选择]不完整的IF语句,其综合结果可实现()。
A. 时序逻辑电路
B. 组合逻辑电路
C. 双向电路
D. 三态控制电路
[名词解释]EDA
[填空题]在PC上利用VHDL进行项目设计,不允许在根目录下进行,必须在()为设计建立一个工程目录。
[单项选择]VHDL常用的库是()。
A. IEEE
B. STD
C. WORK
D. PACKAGE
[名词解释]SOC
[名词解释]VHDL和FPGA
[单项选择]下面既是并行语句又是串行语句的是()。
A. 变量赋值
B. 信号赋值
C. PROCESS语句
D. WHEN…ELSE语句
[单项选择]大规模可编程器件主要有FPGA、CPLD两类,其中CPLD通过()实现其逻辑功能。
A. 可编程乘积项逻辑
B. 查找表(LUT)
C. 输入缓冲
D. 输出缓冲
<<
<
2
3
4
5
6
>
>>
相关试卷: