更多"假设某CPU的时钟周期为5ns，所访问的主存的存取周期为60ns，为了"的相关试题:
[单项选择]假设某CPU的时钟周期为5ns，所访问的主存的存取周期为60ns，为了正确读出主存中的指令和数据，还需在总线周期中插入两个等待状态，则此CPU的总线周期应该为( )。
A. 10ns
B. 20ns
C. 40ns
D. 50ns
[单项选择]假设某CPU的一个总线周期为50ns，时钟周期为2ns，所访问的主存的存取速度为 60ns，为了正确读出内存中的指令和数据，须在总线周期中插入的等待状态个数是______。
A. 20个
B. 10个
C. 5个
D. 1个
[单项选择]Pentium微处理器的突发式存储器读/写总线周期包含几个CPU时钟周期
A. 2个
B. 3个
C. 4个
D. 5个
[单项选择]Pentium微处理器的突发式存储器材读/写总线周期包含几个CPU时钟周期？
A. 2个
B. 3个
C. 4个
D. 5个
[单项选择]具有两条流水线的CPU，一般情况下每个时钟周期可以执行( )。
A. 一条指令
B. 两条指令
C. 三条指令
D. 四条指令
[单项选择]具有二条指令流水线的CPU，一般情况下，每个时钟周期可以执行 ( )
A. 一条指令
B. 二条指令
C. 三条指令
D. 四条指令
[单项选择]某CPU主频为1.04GHz，采用5级指令流水线，每个流水线的执行需要1个时钟周期。假定CPU执行了100条指令，在其执行过程中，没有发生任何流水线阻塞，此时流水线的吞吐率为______。
A. 0.25×109条指令/秒
B. 0.97×109条指令/秒
C. 1.0×109条指令/秒
D. 1.04×109条指令/秒
[单项选择]在8086／8088中，一个最基本的总线周期由四个时钟周期(T状态)组成，在T3状态，CPU在总线发出______信息。
A. 时钟
B. 状态
C. 地址
D. 数据
[单项选择]具有两条指令流水线的CPU，一般情况下，每个时钟周期可以执行( )。
A. 一条指令
B. 两条指令
C. 三条指令
D. 四条指令
