更多"某计算机的存储系统由Cache-主存系统构成，Cache 的存取周期为"的相关试题:
[单项选择]某计算机的存储系统由Cache-主存系统构成，Cache 的存取周期为10ns，主存的存取周期为50ns。在CPU 执行一段程序时，Cache 完成存取的次数为4800 次，主存完成存取的次数为200 次，则CPU 访问存储系统的平均访问时间是__(30)__ns，该Cache -主存系统的效率是__(31)__。
A. 0.856
B. 0.862
C. 0.958
D. 0.960
[单项选择]某计算机的存储系统由Cache一主存系统构成，Cache的存取周期为10ns，主存的存取周期为50ns。在CPU执行一段程序时，Cache完成存取的次数为4800次，主存完成的存取次数为200次，该Cache一主存系统的效率是( )。
A. 0.856
B. 0.862
C. 0.958
D. 0.960
[单项选择]假设某计算机的存储系统由Cache和主存组成。某程序执行过程中访存1000次，其中访问Cache缺失(未命中)50次．则Cache的命中率是( )。
A. 5%
B. 9．5%
C. 50%
D. 95%
[单项选择]某计算机主存的读/写时间为100ns，其Cache的读/写时间为10ns，Cache的命中率为90%，那么每条指令的访存时间是______。
A. 15ns
B. 19ns
C. 16ns
D. 32ns
[简答题]某一页式系统，其页表存放在主存中：
如果对主存的一次存取需要1.5μs，试问实现一次页面访问时存取时间是多少
[简答题]某计算机的主存地址位数为32位，按字节编址。假定数据Cache中最多存放128个主存块，采用4路组相联方式，块大小为64Byte。每块设置了1位有效位“脏(Dirty)”位。要求：
(1)分别指出主存地址中标记(Tag)、组号(Index)和块内地址(Offset)三部分的位置和位数。
[单项选择]
某计算机主存按字节编址，主存与高速缓存Cache的地址变换采用组相联映像方式（即组内全相联，组间直接映像）。高速缓存分为2组，每组包含4块，块的大小为512B，主存容量为1MB。构成高速缓存的地址变换表相联存储器容量为（）bit。每次参与比较的存储单元为（）个。
构成高速缓存的地址变换表相联存储器容量为（）bit。
A. 4×10bit
B. 8×10bit
C. 4×11bit
D. 8×11bit
[单项选择]某计算机的主存为3KB，则内存地址寄存器( )位就足够了。
A. 10
B. 11
C. 12
D. 13
[单项选择]若某计算机系统的I/O接口与主存采用统一编址，则输入输出操作是通过______指令来完成的。
A. 控制
B. 中断
C. 输入输出
D. 访存
[单项选择]某计算机主存容量为2048KB，这里2048KBHp为( )个字节。
A. 25×230
B. 2×220
C. 2048×106
D. 2048
[单项选择]某计算机主存容量为2048KB，这里2048KB即为( )个字节。
A. 2×230
B. 2×220
C. 2048×106
D. 2048
[简答题]某计算机的主存地址空间中，从地址0000H～3FFFH为ROM存储区域，从4000H～7FFFH为保留地址区域暂时不用，其余空间为RAM地址区域。CPU的地址线为A15～A0，数据线为D7～D0，现采用8K×8位的ROM和4K×8位的RAM设计本机的存储系统。
(1)计算实现该机的存储系统所需要的RAM和ROM的数量。
(2)完成存储系统设计并与CPU的连接。
[单项选择]为了提高主存存取速度，常常采用多个存储体交叉的存储办法，此时存储体地址放在主存地址（）
A. 高位
B. 低位
C. 没有特殊要求
D. 用户指定
[单项选择]一个高性能的微机系统为满足用户希望的编程空间大、存取速度快、成本低等要求，常采用( )、主存、外存三级存储体系。
A. 内存
B. 辅存
C. Cache
D. Flash Memory
[单项选择]通常计算机的存储器是一个由Cache、主存和辅存构成的3级存储系统。辅助存储器一般可由磁盘、磁带和光盘等存储设备组成。Cache和主存一般是一种 (11) 存储器。在各种辅存中，除了 (12) 外，大多是便于脱卸和携带的。Cache存储器一般采用 (13) 半导体芯片，主存现主要由 (14) 半导体芯片组成。
A. DRAM
B. ROM
C. EPROM
D. SRAM
