题目详情
当前位置:首页 > 学历类考试 > 电力系统
题目详情:
发布时间:2023-10-01 18:38:39

[单项选择]利用电平检测电路鉴别压差方向时,如果UG<US,但压差小于允许值,则()。
A. 电平检测电路Ⅰ动作
B. 电平检测电路Ⅱ动作
C. 电平检测电路Ⅰ、Ⅱ动作
D. 电平检测电路Ⅰ、Ⅱ不动作

更多"利用电平检测电路鉴别压差方向时,如果UG<US,但压差小于允许值,则("的相关试题:

[单项选择]线性整步电压检测同期条件时,当恒定越前相角电平检测器()恒定越前时间电平检测器的动作时,表示频差符合并列条件。
A. 后于
B. 先于
C. 同时与
[单项选择]自动电平控制电路简称为().
A. AFC电路
B. AGC电路
C. ALC电路
[简答题]如果一个门电路,输入高电平阈值是2.0V,输入低电平阈值是0.8V。那么如果输入一个1.2V的电平,请问门电路工作在什么状态?
[单项选择]如果要提高TTL电路OC门电路的输出电平,可()。
A. 减小上拉电阻阻值
B. 增大上拉电阻阻值
C. 增大电源电压
D. 没有办法
[单项选择]在数字电路中,关门电平是指电路的输出端()时,使输出电平刚刚达到规定的输出高电平时的输入电压。
A. 空载
B. 额定负载
C. 高电平
D. 低电平
[填空题]一号线地铁列车逆变器单元采用(),为两电平逆变电路。
[单项选择]供电电压相同时,CMOS电路与TTL电路输出的高电平与低电平的情况为()
A. CMOS的输出高电平比TTL的输出高电平高,低电平比TTL输出的低电平低
B. CMOS的输出高电平比TTL的输出高电平高,低电平比TTL输出的低电平高
C. CMOS的输出高电平比TTL的输出高电平低,低电平比TTL输出的低电平低
D. CMOS的输出高电平比TTL的输出高电平低,低电平比TTL输出的低电平高
[填空题]在彩电中白电平扩展电路的作用是为了提高()的对比度。
[单项选择]DTL集成电路输出为高电平,则输入端()为低电平。
A. 全
B. 至少有一个
C. 至少有一个不
D. 全部不
[单项选择]一个逻辑电路,只有当所有输入端均为高电平时,输出端才是低电平,否则输出端总是高电平,这是个()电路。
A. 与门;
B. 非门;
C. 与非门。
[单项选择]东芝电冰箱电子电路中当Us>4V时,Q802的2脚输出端为低电平,发出()信号。
A. 除霜
B. 停止除霜
C. 开机
D. 停机
[填空题]逻辑门电路的输入和输出端只有两种状态,即()电平、()电平。
[填空题]DTL“与非”集成电路输出为高电平,则输入端至少有()个为低电平。
[填空题]在数字电路中,用1表示高电平,用0表示低电平的赋值方法叫作()。
[多项选择]在使用电子捕获检测器时,本底电平偏高的原因可能是()。
A. 载气污染
B. 检测器或进样口污染
C. 固定液流失
D. 气路泄漏
[单项选择]线性整步电压检测同期条件的装置是通过比较恒定越前时间和恒定越前相角电平检测器的动作()来判别频差是否符合并列条件的。
A. 次序先后
B. 次数大小
C. 时间长短
D. 电平高低
[填空题]所谓正逻辑体制是在数字电路中用()表示高电平,用()表示低电平的逻辑体制。
[单项选择]在数字电路中,输出低电平是指电路输出端带额定负载电阻时,输入端为()下限值时,电路的输出电压。
A. 低电平
B. 高电平
C. +3V
D. +5V
[单项选择]用集成运算放大器组成的电平比较器电路工作于()。
A. 线性状态
B. 开关状态
C. 放大状态
D. 饱和状态

我来回答:

购买搜题卡查看答案
[会员特权] 开通VIP, 查看 全部题目答案
[会员特权] 享免全部广告特权
推荐91天
¥36.8
¥80元
31天
¥20.8
¥40元
365天
¥88.8
¥188元
请选择支付方式
  • 微信支付
  • 支付宝支付
点击支付即表示同意并接受了《购买须知》
立即支付 系统将自动为您注册账号
请使用微信扫码支付

订单号:

请不要关闭本页面,支付完成后请点击【支付完成】按钮
恭喜您,购买搜题卡成功
重要提示:请拍照或截图保存账号密码!
我要搜题网官网:https://www.woyaosouti.com
我已记住账号密码