更多"在VHDL中，并行语句有哪些？"的相关试题:
[单项选择]在VHDL的并行语句之前，可以用（）来传送往来信息。
A. 变量
B. 变量和信号
C. 信号
D. 常量
[填空题]VHDL基本语句有（）、（）和属性自定义语句。
[填空题]VHDL的顺序语句只能出现在（），书写顺序自上而下，一条一条执行。VHDL的进程语句是由若干（）组成。
[单项选择]在VHDL的进程语句格式中，敏感信号表列出的应当是设计电路的（）信号。
A. 输入
B. 输入和输出
C. 输出
D. 时钟
[单项选择]在VHDL中，条件信号赋值语句WHEN_ELSE属于（）语句。
A. 并行兼顺序
B. 顺序
C. 并行
D. 任意
[填空题]在VHDL中，用语句（）表示clock的上升沿。
[简答题]并行信号赋值语句有哪三种形式？条件信号赋值语句又分别与什么语句等效？
[单项选择]在VHDL的端口声明语句中，用（）声明端口为输入方向。
A. .IN
B. .OUT
C. .INOUT
D. .BUFFER
[单项选择]在VHDL的端口声明语句中，用（）声明端口为输出方向。
A. .IN
B. .OUT
C. .INOUT
D. .BUFFER
[单项选择]在VHDL的端口声明语句中，用（）声明端口为双向方向。
A. .IN
B. .OUT
C. .INOUT
D. .BUFFER
[单项选择]在VHDL的端口声明语句中，用（）声明端口为具有读功能的输出方向
A. .IN
B. .OUT
C. .INOUT
D. .BUFFER
[填空题]在VHDL中，PROCESS本身是（）语句。
[填空题]在VHDL中，IF语句中至少应有1个条件句，条件句必须由（）表达式构成。
