更多"TTL或非门多余输入端可以接高电平。"的相关试题:
[填空题]当外界干扰较小时，TTL与非门闲置的输入端可以悬空处理；TTL或非门不使用的闲置输入端应与地相接；CMOS门输入端口为“与”逻辑关系时，闲置的输入端应接高电平，具有“或”逻辑端口的CMOS门多余的输入端应接低电平；即CMOS门的闲置输入端不允许（）。
[单项选择]TTL与非门输入端全接高电平，则输出（）。
A. 高阻
B. 1
C. 0
D. 不定
[单项选择]将与门输入端之一作为控制端，接高电平，另一输入端作为数字信号输入端，则输出量，输入量为（）
A. 相反
B. 相同
C. 高电平
D. 低电平
[判断题]TTL门电路在高电平输入时，其输入电流很小，74LS系列每个输入端的输入电流在40uA以下。
[多项选择]假定高电平为3V，低电平为0V，若A、B为输入端，Y为输出端的“或”门电路下面说法正确的是（）。
A. 当UA输入0V，UB输入0V，则UY输出3V
B. 当UA输入0V，UB输入0V，则UY输出0V
C. 当UA输入0V，UB输入3V，则UY输出3V
D. 当UA输入3V，UB输入0V，则UY输出3V
E. 当UA输入3V，UB输入3V，则UY输出3V
[单项选择]在正逻辑门电路中要求与门输出高电平，则输入端（）
A. 全为高电平
B. 全为低电平
C. 只要有一个高电平
D. 只要有一个低电平
[多项选择]假定高电平为3V，低电平为0V，若A、B为输入端，Y为输出端的“或非”门电路下面说法正确的是（）。
A. 若UA输入0V，UB输入0V，则UY输出3V
B. 若UA输入0V，UB输入3V，则UY输出0V
C. 若UA输入3V，UB输入0V，则UY输出0V
D. 若UA输入0V，UB输入0V，则UY输出0V
E. 若UA输入3V，UB输入3V，则UY输出0V
[填空题]欲使JK触发器实现Qn+1Qn的功能，则输入端J应接，K应接高电平。
[判断题]TTL与非门的输入端可以接任意阻值电阻，而不影响器输出电平。
[单项选择]与门有一个多余输入端，则该输入端（）。
A. 可悬空
B. 可接电源VCC
C. 可与其他输入连在一起
D. 以上都可以
[单项选择]CMOS与门有一个多余输入端，则该输入端（）。
A. 可通过电阻接电源
B. 可接电源
C. 可与其他输入连在一起
D. 以上都可以
[填空题]输入与输出反相，输入高电平，输出低电平；输入低电平，输出高电平。即有1出0，有0出1，这就是（）逻辑关系。
[单项选择]输入与输出反相，输入高电平，输出低电平；输入低电平，输出高电平。即有1出0，有0出1，这就是（）。
A. 与逻辑关系
B. 或逻辑关系
C. 非逻辑关系
D. 与或非逻辑关系
[判断题]输入与输出反相，输入高电平，输出低电平；输入低电平，输出高电平。即有1出0，有0出1，这就是与或非逻辑关系。
[判断题]TTL逻辑门电路的高电平、低电平与CMOS逻辑门电路的高、低电平值是一样的。
