更多"若主存每个存储单元为8位，则（）。"的相关试题:
[单项选择]若主存每个存储单元存8位数据，则（）。
A. 其地址线也为8位
B. 其地址线与8无关
C. 其地址线为16位
D. 其地址线与8有关
[单项选择]若主存每个存储单元为16位，则（）。
A. 其地址线也为16位
B. 其地址线与16无关
C. 其地址线为“位”
D. 其地址线与16有关
[单项选择]设二维数组a[0‥5，0‥6]按行存储，每个元素占d个存储单元，如果每个元素改为2d个存储单元，起始地址不变，则元素a[2，6]的存储地址将要增加（）个存储单元。
A. 20d
B. 21d
C. 38d
D. 39d
[填空题]已知一个顺序存储的线性表，设每个结点需占用m个存储单元，若第一个结点的地址为d1，则第1个结点的地址为（）。
[单项选择]PC机主存储器的每个存储单元中存储（）个比特。
A. 1
B. 4
C. 8
D. 16
[单项选择]计算机内，内存被分为若干个存储单元，每个存储单元可存放（）位二进制数。
A. 8
B. 16
C. 32
D. 64
[单项选择]若内存每个存储单元为16位，则( )。
A. 其地址线也为16位
B. 其地址线与16无关
C. 其地址线与16有关
D. 以上都不对
[单项选择]μPD424256的容量为256K×4bit，即芯片内部有256K个存储单元，每个存储单元可存储4位信息。下面关于μPD424256的叙述中，正确的是( )。
A. 芯片内部有256K个存储单元，因此芯片有18个地址引脚
B. 芯片的RAS和CAS选通信号主要用于DRAM的刷新
C. 芯片的数据线有4根，但为减少芯片的引脚数，它们与18个地址信号中的低4位地址线是分时复用的
D. DRAM芯片中的存储单元除像μPD424256那样存储4位信息外，有的DRAM芯片中的存储单元存储1位信息，有些存储8位信息
[单项选择]设线性表的顺序存储结构中，每个元素占用l个存储单元，表的第一个元素的存储地址为d，则第i个元素(1≤i≤n，n为表长)的存储地址为______。
A. d+(i-1)l
B. d+il
C. d+(i+1)l
D. d+il-1
[单项选择]PC机主存的每个存储单元各有不同的地址，每个单元可以存放（）个二进位。
A. 2
B. 4
C. 8
D. 16
[简答题]若在当前数据段偏移地址1000H开始的10个存储单元中，存放着用BCD码表示的十进制数，每个单元中放两位BCD码，要求把它们分别转换为ASCII码，存放在偏移地址为2000H开始的存储单元中，高四位的BCD码转换成的ASCII码放在地址较高的单元。
[单项选择]设顺序表的第5个元素的存储地址为200，且每个元素占一个存储单元，则第14个元素的存储地址为（）。
A. 208
B. 209
C. 210
D. 214
[简答题]已知当前DS＝1500H，从偏移地址为0A00H开始的存储单元存放着100个8位带符号数，试编程将其中的正数送到当前数据段偏移地址为0B00H开始的存储单元中去，负数送到当前数据段偏移地址为0C00H开始的存储单元中去。
[填空题]8086的中断向量表可以容纳（）个中断向量每个中断向量占4个存储单元，其中，前2个单元存放中断处理子程序入口地址的（），后2个单元存放中断处理子程序入口地址的（）
[判断题]1024×1位的RAM中，每个地址中只有1个存储单元。
[单项选择]设二维数组A[6][10]，每个数组元素占用4个存储单元，若按行优先顺序存放的数组元素，a[0][0]的存储地址为860，则a[3][5]的存储地址为( )。
A. 1000
B. 860
C. 1140
D. 1200
[填空题]二维数组A[10][20]采用列序为主方式存储，每个元素占一个存储单元，并且A[0][0]的存储地址是200，则A[6][12]的地址是（）。
[单项选择]设二维数组为M[0‥8，0‥10]，每个元素占2L个存储单元，以行序为主序存储，第一个元素的存储位置为P。存储位置为P+50L的元素为（）。
A. M[2，3]
B. M[2，2]
C. M[3，3]
D. M[3，4]
