更多"数电二进制计数器的原码"的相关试题:
[填空题]按进位制不同，计数器有二进制计数器和（）制计数器。
[判断题]目前广泛使用由一个四位二进制计数器组成一位十进制计数器，十进制数只能用“8421”码来编排。
[多项选择]异步二进制计数器基本计数单元是（）。
A. T触发器
B. 计数触发器
C. JK触发器
D. D触发器
E. RS触发器
[单项选择]在异步二进制计数器中，从0开始计数，当十进制数为60时，需要触发器的个数为（）个。
A. 4
B. 5
C. 6
D. 8
[单项选择]二进制计数器的进位法则是（）。
A. 逢二进一
B. 逢八进一
C. 逢十进一
D. 逢十六进一
[单项选择]三位二进制计数器能同时储存（）个数。
A. 1
B. 3
C. 6
D. 8
[判断题]凡具有两个稳定状态的器件都可构成二进制计数器。
[简答题]试简述异步二进制递增计数器与同步二进制递增计数器相比，在响应速度上有什么区别？为什么？
[简答题]
计算题：写出下列二进制数的原码、补码和反码。
N1=+1001010
N2=-1001010
N3=+0101011
N4=-0101011
[单项选择]一异步三位二进制加法计数器，当第8个CP脉冲过后，计数器状态变为（）。
A. 000
B. 010
C. 110
D. 101
[判断题]将Tˊ触发器一级一级地串联起来，就可以组成一个异步二进制加法计数器。
[单项选择]下列哪一项不是电子（或电脑）计数器用于数字显示的设备（）
A. 字轮
B. 液晶
C. 荧光屏
D. 磁翻板
[填空题]对于下降沿触发的异步二进制加法计数器，高位触发器的（）端应与低位的Q端相连。
[判断题]数电同步计数器中,各个触发器受同一时钟脉冲的控制。
[判断题]F1系列PC中，计数器均有掉电保持功能，且都是加法计数器
