更多"译码器的输入量是（）。"的相关试题:
[简答题]何谓译码？译码器的输入量和输出量在进制上有何不同？
[单项选择]二—十进制译码器输入为（）
A. BCD代码
B. 三位二进制数
C. 十进制数
D. 二十进制数
[判断题]译码器哪个输出信号有效取决于译码器的地址输入信号。
[单项选择]地址译码器的输入端应接到（）上。
A. 控制总线
B. 数据总线
C. 地址总线
D. 外部总线
[单项选择]译码器的输入地址线为4根，那么输出线为（）根
A. 8
B. 12
C. 16
D. 20
[判断题]3线—8线译码器电路是三—八进制译码器。
[单项选择]已知74LS138译码器的输入三个使能端处于译码控制状态，地址码A2A1A0=011，则输出 Y7 ～Y0是（）
A. 11111101
B. 10111111
C. 11110111
D. 11111111
[单项选择]四输入的译码器，其输出端最多为（）
A. 4个
B. 8个
C. 10个
D. 16个
[单项选择]三输入、八输出译码器，对任一组输入值其有效输出个数为（）。
A. 3个
B. 8个
C. 1个
D. 11个
[填空题]两片集成译码器74LS138芯片级联可构成一个4线—（）线译码器。
[判断题]存储器字数的扩展可以利用外加译码器控制数个芯片的片选输入端来实现。
[单项选择]3线—8线译码器处于译码状态时，当输入A2A1A0=101时，输出Y’7~Y’0=（）
A. 11101111
B. 10111111
C. 11111101
[简答题] 请用74LS138译码器及其他门电路设计一个端口地址译码器，使CPU可以对一下地址范围寻址： （1）740H～747H； （2）750H～757H； （3）758H～75FH； （4）768H～76FH。
[单项选择] 3线—8线译码器处于译码状态时，当输入A2A1A0=001时，输出Y'7~Y'0=（）。
A. 11101111
B. 10111111
C. 11111101
[判断题]译码器、计数器、全加器和寄存器都是组合逻辑电路。
[单项选择]若RAM的地址码有8位，行、列地址译码器的输入端都为4个，则它们的输出线（即字线加位线）共有（）条。
A. 8
B. 16
C. 32
D. 256
[单项选择]译码器的逻辑功能是：（）
A. 输入的二进制代码译成对应输出的二进制代码
B. 输入的高、低电平译成对应输出的二进制代码
C. 输入的高、低电平译成对应输出的高、低电平
D. 输入的二进制代码译成对应输出的高、低电平
