更多"[判断题]西门子S7-300可编程序控制器的CPU存储器(即内存区)可"的相关试题:
[判断题]CPU的组成是控制器、运算器和存储器。（）
A.正确
B.错误
[单选题]计算机的内存储器⽐外存储器 ，内存储器可与 CPU 交 换信息，内存储器⼜分为 和 ；软盘驱动器属于 ，硬盘 是⼀种（ ）。
A. 存取时间短、直接、RAM、ROM、外部设备、外存储 器
B. 存取时间⻓、直接、ROM、ROM、外部设备、外存储 器
C. 存取时间短、直接、RAM、ROM、外存储器、外部设备
D. 存取时间短、RAM、ROM、直接、外部设备、外存储器
[单选题]计算机的内存储器比外存储器（），内存储器可与CPU（）交换信息，内存储器又分为（）和（）；软盘驱动器属于（），硬盘是一种（）。()
A.存取时间短、直接、 RAM、ROM、外部设备、外存储器
B.存取时间长、直接、 ROM、ROM、外部设备、外存储器
C.存取时间短、直接、 RAM、ROM、外存储器、外部设备
D.存取时间短、RAM、ROM、直接、外部设备、外存储器
[判断题]微程序控制器的核心部件是控制存储器，它一般用随机存储器构成。
A.正确
B.错误
[单选题]控制存储器使用EPROM构成的控制器是()。
A.静态微程序控制器
B.动态微程序控制器
C.毫微程序控制器
D.以上都不对
[填空题]可编程序控制器的存储器有只读存储器和（）。
[单项选择]CPU能直接访问的存储器是
A. 内存储器
B. 软磁盘存储器
C. 硬磁盘存储器
D. 光盘存储器
[单选题]在PC机中负责各类I/O设备控制器与CPU,存储器之间相互交换信息,传输数据的一组公用信号线及相关控制电路称为()
A.I/O总线
B.CPU总线
C.存储器总线
D.前端总线
[单项选择]高速缓冲存储器 Cache是位于CPU和主存DRAM之间规模或容量较小但速度很快的存储器。下面是关于Cache的叙述，其中错误的是( )。
A. PC中采用的Cache方案兼顾了SRAM的高速特性和DRAM的低成本特性，即达到了即降低成本又提高系统性能的目的
B. CPU访问Cache“命中”时，由于Cache的速度与CPU相当，因此CPU就能在零等待状态下迅速地完成数据的读写，而不必插入等待状态
C. CPU访问CaChe“未命中”时，信息需从主存(DRAM)传送到CPU，这时CPU要插入等待状态
D. L1 Cache的工作频率和CPU的工作频率相等，L2 Cache的工作频率越来越高，但不可能等于CPU的工作频率
[单项选择]高速缓冲存储器Cache是位于CPU和主存DRAM之间规模或容量较小但速度很快的存储器。下面是关于Cache的叙述，其中正确的是( )。
A. L1 Cache的工作频率越来越高，但还是低于访问它的CPU的工作频率
B. CPU访问Cache“命中”和“未命中”时，均需插入等待状态，只是“命中”时插入的等待状态数少于“未命中”时插入的等待状态数
C. PC中采用的Cache方案兼顾了SRAM的高速特性和DRAM的低成本特性，即达到了既降低成本又提高系统性能的目的
D. L1 Cache的工作频率和CPU的工作频率相等，L2 Cache的工作频率越来越高，但不可能等于CPU的工作频率
[判断题]( )可编程控制器主要由中央处理单元CPU.存储器.输入/输出(I/O)模块及供电电源组成。
A.正确
B.错误
[单选题]将存储器分为主存储器、高速缓冲存储器和BIOS存储器，这是按（）标准来划分。
A.工作原理
B.封装形式
C.功能
D.结构
[单选题]BC01 可编程序逻辑控制器的基本组成部分包括：中央处理器、存储器及扩展存储器、（ ）、电源模块。
A.扩展接口
B.功能模块
C.CPU
D.I/O 模 块
[单项选择]PC机硬件逻辑上主要由CPU、主存储器、辅助存储器、输入/输出设备与( )五类主要部件组成。
A. 运算器
B. 总线
C. 显示器
D. 键盘
[单项选择]在某一存储器系统中，设有只读存储器10KB，随机存储器54KB，使用16位地址来寻址，其中只读存储器位于低地址段，其地址范围是( )。
A. 0000H～0FFFH
B. 0000H～27FFH
C. 0000H～3FFFH
D. 0000H～4AFFH
[单项选择]PC机硬件在逻辑上主要由CPU、主存储器、辅助存储器、输入/输出设备与( )五类主要部件组成。
A. 运算器
B. 总线
C. 显示器
D. 键盘
[单项选择]以80386为CPU，采用AT总线的PC机，它可安装的存储器(即物理存储器)的容量最大是( )。
A. 4MB
B. 8MB
C. 16MB
D. 4096MB
[单选题]在计算机体系结构中，CPU内部包括程序计数器P
C、存储器数据寄存器MDR、指令寄存器IR和存储器地址寄存器MAR等。若CPU要执行的指令为：MOV R0，#100（即将数值100传送到寄存器R0中），则CPU首先要完成的操作是（ ）。
A.100→R0
B.100→MDR
C.PC→MAR
D.PC→IR
