更多"TTL的输入引脚若空接，将会（）？"的相关试题:
[单项选择]CMOS的输入引脚若空接，将会（）？
A. 视为高电平
B. 视为低电平
C. 高阻抗状态
D. 不允许
[单项选择]TTL门电路输入端悬空时，该输入端（）。
A. 为0
B. 为1
C. 有时为0，有时为1
D. 不能悬空，否则无法确定输入状态
[单项选择]TTL反向器输入悬空时输出是什么状态（）
A. 低电平
B. 高电平
C. 高阻态
D. 不确定
[单项选择]TTL与非门输入短路电流IIS的参数规范值是（）。
A. 20μA
B. 40μA
C. 1.6mA
D. 16mA
[单项选择]TTL与非门输入端全接高电平，则输出（）。
A. 高阻
B. 1
C. 0
D. 不定
[单项选择]TTL与非门输入端全部接高电平时，输出为（）。
A. 零电平
B. 低电平
C. 高电平
D. 可能是低电平，也可能是高电平
[填空题]TTL门的输入端悬空，逻辑上相当于接（）电平。
[单项选择]TTL与非门输入端全部接地（低电平）时，输出（）。
A. 零电平
B. 低电平
C. 高电平
D. 可能是低电平，也可能是高电平
[单项选择]TTL输入端为0时，该输入端（）。
A. 流入或流出电流取决于电流结果
B. 无电流流过
C. 流出电流
D. 流入电流
[单项选择]TTL输入端吸收电流时，该输入端（）。
A. 肯定为0
B. 肯定为1
C. 肯定为高阻
D. 以上都错误
[填空题]当外界干扰较小时，TTL与非门闲置的输入端可以悬空处理；TTL或非门不使用的闲置输入端应与地相接；CMOS门输入端口为“与”逻辑关系时，闲置的输入端应接高电平，具有“或”逻辑端口的CMOS门多余的输入端应接低电平；即CMOS门的闲置输入端不允许（）。
[填空题]TTL与非门的多余输入端悬空时，相当于输入（）电平。
