更多"用J-K触发器设计一个七进制可逆计数器，要求当X=1时，进行加1计数；"的相关试题:
[单项选择]把一个五进制计数器与一个四进制计数器串联最大可得到（）进制计数器。
A. 4
B. 5
C. 9
D. 20
[单项选择]用触发器设计一个同步十七进制计数器所需要的触发器数目是（）。
A. 2
B. 3
C. 4
D. 5
[单项选择]利用中规模集成计数器构成任意进制计数器的方法是（）。
A. 复位法
B. 预置数法
C. 级联复位法
[判断题]可逆计数器既能作加法计算器，有能做减法计数器。
[判断题]利用集成计数器芯片的预置数功能可获得任意进制的计数器。
[单项选择]二进制计数器的计数长度为16，利用置数功能，可构成长度为（）的其他进制计数器。
A. 小于16
B. 大于16
C. 等于16
D. 任意
[单项选择]用JK触发器搭12进制计数器，最少需要（）个JK触发器。
A. 12
B. 6
C. 4
D. 3
[简答题]试用74LS161集成芯片构成十二进制计数器。要求采用反馈预置法实现。
[单项选择]利用M进制计数器构成N（N＜M）进制计数器，异步清0法或异步置0法用于产生清0或置0信号的状态是SN，同步清0法或同步置0法用于产生清0或置0信号的状态是（）
A. SN-1
B. SN-2
C. SN
D. SN+1
[单项选择]要组成六进制计数器，至少应有（）个触发器。
A. 3个
B. 4个
C. 5个
D. 6个
[单项选择]需用（）片74LS161构成六十进制计数器。
A. 1
B. 2
C. 3
D. 4
[单项选择]一个八进制计数器，最多能记忆（）个脉冲。
A. 7
B. 8
C. 9
[判断题]利用一个74LS90可以构成一个十二进制的计数器。
[简答题]试描述一个异步复位、二十进制的减法计数器，写出FPGA程序。
[单项选择]构成一个五进制的计数器至少需要（）个触发器 。
A. 5
B. 4
C. 3
D. 2
[填空题]若构成一个六进制计数器，至少要采用（）位触发器，这时构成的电路有6个有效状态，2个无效状态。
